隨著電路設(shè)計(jì)日趨復(fù)雜和高速，如何保證各種信號(hào)（特別是高速信號(hào)）完整性，也就是保證信號(hào)質(zhì)量，成為難題。此時(shí)，需要借助傳輸線理論進(jìn)行分析，控制信號(hào)線的特征阻抗匹配成為關(guān)鍵，不嚴(yán)格的阻抗控制，將引發(fā)相當(dāng)大的信號(hào)反射和信號(hào)失真，導(dǎo)致設(shè)計(jì)失敗。常見的信號(hào)，如 PCI 總線、PCI-E 總線、USB、以太網(wǎng)、DDR 內(nèi)存、LVDS 信號(hào)等，均需要進(jìn)行阻抗控制。阻抗控制最終需要通過(guò) PCB 設(shè)計(jì)實(shí)現(xiàn)，對(duì) PCB 板工藝也提出更高要求。